Ingeniería Inversa de Microcontroladores Xilinx

Xilinx, Inc. es una empresa tecnológica estadounidense, principalmente proveedor de dispositivos lógicos programables. Es conocida por inventar la matriz de puertas programables en campo (FPGA) y por ser la primera empresa de semiconductores con un modelo de fabricación sin fábrica.

Fundada en Silicon Valley en 1984, la empresa tiene su sede en San José, California, con oficinas adicionales en Longmont, Colorado; Dublín, Irlanda; Singapur; Hyderabad, India; Pekín, China; Shanghái, China y Tokio, Japón.

 

Historia

Primeros años

Ross Freeman, Bernard Vonderschmitt y James V Barnett II, quienes habían trabajado para el fabricante de circuitos integrados y dispositivos de estado sólido Zilog Corp, fundaron Xilinx en 1984.

Mientras trabajaba para Zilog, Freeman quería crear chips que actuaran como una cinta en blanco, permitiendo a los usuarios programar la tecnología ellos mismos. En ese momento, el concepto era un cambio de paradigma. "El concepto requería muchos transistores y, en ese entonces, los transistores se consideraban extremadamente valiosos; la gente pensaba que la idea de Ross era bastante descabellada", dijo Bill Carter, miembro de Xilinx, quien cuando fue contratado en 1984 como el primer diseñador de IC era el octavo empleado de Xilinx.

Los grandes fabricantes de semiconductores disfrutaban de fuertes beneficios produciendo grandes volúmenes de circuitos genéricos. Diseñar y fabricar docenas de circuitos diferentes para mercados específicos ofrecía menores márgenes de beneficio y requería una mayor complejidad de fabricación. Lo que se conocería como FPGA permitiría que los circuitos producidos en cantidad se adaptaran a segmentos de mercado individuales.

Freeman no logró convencer a Zilog para que invirtiera en la creación de la FPGA para perseguir lo que en ese momento era solo un mercado de 100 millones de dólares. Freeman y Barnett dejaron Zilog y se asociaron con su excolega de 60 años, Bernard Vonderschmitt, para recaudar 4,5 millones de dólares en financiación de capital de riesgo para diseñar la primera FPGA comercialmente viable. Incorporaron la empresa en 1984 y comenzaron a vender su primer producto en 1985.

A finales de 1987, la empresa había recaudado más de 18 millones de dólares en capital de riesgo y generaba ingresos a una tasa anualizada de casi 14 millones de dólares.

 

Crecimiento

A medida que la demanda de lógica programable seguía creciendo, también lo hacían los ingresos y beneficios de Xilinx.
De 1988 a 1990, los ingresos de la empresa crecieron cada año de 30 millones a 50 millones y luego a 100 millones de dólares. Durante este período, la empresa que había estado proporcionando financiación a Xilinx, Monolithic Memories Inc. (MMI), fue comprada por el competidor de Xilinx, AMD. Como resultado, Xilinx disolvió el acuerdo con MMI y salió a bolsa en el NASDAQ en 1989. La empresa también se trasladó a una planta de 144,000 pies cuadrados en San José, California, para mantenerse al ritmo de la demanda de empresas como HP, Apple Inc., IBM y Sun Microsystems, que compraban grandes cantidades a Xilinx.

Los competidores de Xilinx surgieron en el mercado de FPGA a mediados de la década de 1990. A pesar de la competencia, las ventas de Xilinx crecieron a 135 millones de dólares en 1991, 178 millones en 1992 y 250 millones en 1993.

La empresa alcanzó los 550 millones de dólares en ingresos en 1995, una década después de haber vendido su primer producto.

Según la firma de investigación de mercado iSuppli, Xilinx ha mantenido el liderazgo en la cuota de mercado de dispositivos lógicos programables desde finales de la década de 1990. A lo largo de los años, Xilinx expandió sus operaciones a India, Asia y Europa.

Las ventas de Xilinx aumentaron de 560 millones de dólares en 1996 a 2.200 millones al final de su año fiscal 2013. Moshe Gavrielov, un veterano de la industria EDA y ASIC que fue nombrado presidente y CEO a principios de 2008, introdujo plataformas de diseño específicas para proporcionar soluciones que combinan FPGA con software, núcleos IP, placas y kits para abordar aplicaciones objetivo específicas. Estas plataformas de diseño específicas son una alternativa a los costosos circuitos integrados específicos de aplicación (ASIC) y productos estándar específicos de aplicación (ASSP).

 

Actualidad

La empresa ha ampliado su cartera de productos desde su fundación. Xilinx vende una amplia gama de FPGA, dispositivos lógicos programables complejos (CPLD), herramientas de diseño, propiedad intelectual y diseños de referencia. Xilinx también cuenta con un programa global de servicios y formación.
Después de utilizar la introducción de chips 3D para ofrecer FPGA más potentes, Xilinx adaptó la tecnología para combinar componentes anteriormente separados en un solo chip, primero combinando una FPGA con transceptores para aumentar la capacidad de ancho de banda mientras se utiliza menos energía. Según el CEO de Xilinx, Moshe Gavrielov, la adición de un dispositivo de comunicaciones heterogéneo, combinado con la introducción de nuevas herramientas de software y la línea Zynq-7000 de dispositivos SoC de 28 nm que combinan un núcleo ARM con una FPGA, son parte del cambio de su posición de proveedor de dispositivos lógicos programables a uno que ofrece "todo lo programable".

Los productos de la empresa han sido reconocidos por EE Times, EDN y otros por su innovación e impacto en el mercado.

Además de Zynq-7000, las líneas de productos de Xilinx incluyen las series Virtex, Kintex y Artix, cada una con configuraciones y modelos optimizados para diferentes aplicaciones. Con la introducción de la serie Xilinx 7 en junio de 2010, la empresa ha pasado a tres familias principales de productos FPGA, la Virtex de gama alta, la familia Kintex de gama media y la familia Artix de bajo costo, retirando la marca Spartan, que termina con las FPGA de la serie Xilinx 6. En abril de 2012, la empresa presentó el Vivado Design Suite, un entorno de diseño de próxima generación con capacidad SoC para diseños avanzados de sistemas electrónicos.

 

Tecnología

La plataforma Spartan-3 fue la primera FPGA de 90 nm de la industria, ofreciendo más funcionalidad y ancho de banda por dólar que lo que era posible anteriormente, estableciendo nuevos estándares en la industria de la lógica programable.

Xilinx diseña, desarrolla y comercializa productos de lógica programable, incluidos circuitos integrados (IC), herramientas de diseño de software, funciones de sistema predefinidas entregadas como núcleos de propiedad intelectual (IP), servicios de diseño, capacitación para clientes, ingeniería de campo y soporte técnico. Xilinx vende tanto FPGA como CPLD para fabricantes de equipos electrónicos en mercados finales como comunicaciones, industrial, consumo, automotriz y procesamiento de datos.

Las FPGA de Xilinx se han utilizado para el ALICE (Un Gran Experimento con Colisionador de Iones) en el laboratorio europeo CERN en la frontera franco-suiza para mapear y desenredar las trayectorias de miles de partículas subatómicas. Xilinx también ha participado en una asociación con el Laboratorio de Investigación de la Fuerza Aérea de EE. UU. para desarrollar FPGA que resistan los efectos dañinos de la radiación en el espacio, que son 1,000 veces menos sensibles a la radiación espacial que el equivalente comercial, para su implementación en nuevos satélites.
Las familias de FPGA Virtex-II Pro, Virtex-4, Virtex-5 y Virtex-6, que incluyen hasta dos núcleos PowerPC de IBM integrados, están dirigidas a las necesidades de los diseñadores de sistemas en chip (SoC).

Las FPGA de Xilinx pueden ejecutar un sistema operativo integrado regular (como Linux o vxWorks) y pueden implementar periféricos de procesador en lógica programable.

Los núcleos IP de Xilinx incluyen IP para funciones simples (codificadores BCD, contadores, etc.), para núcleos específicos de dominio (procesamiento de señales digitales, núcleos FFT y FIR) hasta sistemas complejos (núcleos de redes multi-gigabit, el microprocesador suave MicroBlaze y el microcontrolador compacto Picoblaze). Xilinx también crea núcleos personalizados por un costo adicional.

El conjunto de herramientas de diseño principal que Xilinx proporciona a los ingenieros es el Vivado Design Suite, un entorno de diseño integrado (IDE) con herramientas de nivel de sistema a IC basadas en un modelo de datos escalable compartido y un entorno de depuración común. Vivado incluye herramientas de diseño a nivel de sistema electrónico (ESL) para sintetizar y verificar IP algorítmica basada en C; empaquetado estandarizado para abrir un microcontrolador bloqueado, bloqueo de bit de bloqueo, lectura de un procesador EEPROM, volcado de flash y EEPROM de IP algorítmica y RTL para reutilización; integración y ensamblaje de IP estandarizados de todos los tipos de bloques de construcción del sistema; y la verificación de bloques y sistemas. Una versión gratuita WebPACK Edition de Vivado proporciona a los diseñadores una versión limitada del entorno de diseño.

El Embedded Developer's Kit (EDK) de Xilinx admite los núcleos PowerPC 405 y 440 integrados (en Virtex-II Pro y algunos chips Virtex-4 y -5) y el núcleo Microblaze. El System Generator for DSP de Xilinx implementa diseños DSP en FPGA de Xilinx. Una versión gratuita de su software EDA de decapsulación y recuperación de código, copia de contenidos de memoria criptográfica, desensamblaje de archivos llamada ISE WebPACK se utiliza con algunos de sus chips de menor rendimiento. Xilinx es el único proveedor de FPGA (a partir de 2007) que distribuye un conjunto de herramientas de síntesis gratuito nativo para Linux.

Xilinx anunció la arquitectura para una nueva plataforma basada en ARM Cortex A9 para diseñadores de sistemas integrados, que combina la programabilidad de software de un procesador integrado con la flexibilidad de hardware de una FPGA. La nueva arquitectura abstrae gran parte de la carga de hardware desde el punto de vista de los desarrolladores de software integrado, brindándoles un nivel de control sin precedentes en el proceso de desarrollo. Con esta plataforma, los desarrolladores de software pueden aprovechar su código de sistema existente basado en tecnología ARM y utilizar vastos componentes de software de código abierto listos para usar para recuperar código protegido, desproteger, eliminar los fusibles de protección, leer memoria, copiar EEPROM y bibliotecas de componentes de software disponibles comercialmente. Debido a que el sistema arranca un sistema operativo en el reinicio, el desarrollo de software puede comenzar rápidamente dentro de entornos de desarrollo y depuración familiares utilizando herramientas como el conjunto de desarrollo RealView de ARM y herramientas de terceros relacionadas, IDE basados en Eclipse, GNU, el Xilinx Software Development Kit y otros.

A principios de 2011, Xilinx comenzó a enviar una nueva familia de dispositivos basada en esta arquitectura. La plataforma Zynq-7000 SoC integra múltiples núcleos ARM, tejido de lógica programable, rutas de datos DSP, memorias y funciones de E/S en una malla de interconexión densa y configurable. La plataforma está dirigida a diseñadores integrados que trabajan en aplicaciones de mercado que requieren multifuncionalidad y capacidad de respuesta en tiempo real, como asistencia a la conducción automotriz, vigilancia de video inteligente, automatización industrial, aeroespacial y defensa, y redes de próxima generación.

Tras la introducción de sus FPGA de la serie 7 de 28 nm, Xilinx reveló que varias de las partes de mayor densidad en esas líneas de productos FPGA se construirían utilizando múltiples dados en un solo paquete, empleando tecnología desarrollada para la construcción 3D y conjuntos de dados apilados. La tecnología de interconexión de silicio apilado (SSI) de la empresa apila varios (tres o cuatro) dados FPGA activos uno al lado del otro en un interpositor de silicio, una sola pieza de silicio que transporta interconexiones pasivas. Los dados FPGA individuales son convencionales y se montan mediante micro-bump en el interpositor. El interpositor proporciona interconexión directa entre los dados FPGA, sin necesidad de tecnologías de transceptor como SERDES de alta velocidad. En octubre de 2011, Xilinx envió la primera FPGA en utilizar la nueva tecnología, la Virtex-7 2000T FPGA, que incluye 6.800 millones de transistores y 20 millones de puertas ASIC. En la primavera siguiente, Xilinx utilizó la tecnología 3D para enviar la Virtex-7 HT, la primera FPGA heterogénea de la industria, que combina FPGA de alto ancho de banda con hasta dieciséis transceptores de 28 Gbit/s y setenta y dos transceptores de 13,1 Gbit/s para reducir los requisitos de potencia y tamaño para aplicaciones y funciones clave de tarjetas de línea Nx100G y 400G.

En enero de 2011, Xilinx adquirió la empresa de herramientas de diseño AutoESL Design Technologies y agregó diseño de alto nivel System C para sus familias de FPGA de la serie 6 y 7. La adición de herramientas AutoESL amplía la comunidad de diseño para FPGA a diseñadores más acostumbrados a diseñar en un nivel de abstracción superior utilizando C, C++ y System C.

En abril de 2012, Xilinx presentó un rediseño de su conjunto de herramientas para sistemas programables, llamado Vivado Design Suite. Este software de diseño centrado en IP y sistemas admite dispositivos de mayor capacidad y acelera el diseño de lógica programable y E/S. Vivado proporciona una integración e implementación más rápidas para sistemas programables en dispositivos con tecnología de interconexión de silicio apilado 3D, sistemas de procesamiento ARM, señales mixtas analógicas (AMS) y muchos núcleos de propiedad intelectual (IP) de semiconductores.

 

Líneas de familias actuales

Antes de 2010, Xilinx ofrecía dos familias principales de FPGA: la serie Virtex de alto rendimiento y la serie Spartan de alto volumen, con una opción EasyPath más económica para aumentar la producción en volumen. La empresa también proporciona dos líneas CPLD: la serie CoolRunner y la serie 9500. Cada serie ha sido lanzada en múltiples generaciones desde su lanzamiento. Con la introducción de sus FPGA de 28 nm en junio de 2010, Xilinx reemplazó la familia Spartan de alto volumen con la familia Kintex y la familia Artix de bajo costo.

En los productos FPGA más nuevos, Xilinx minimiza el consumo total de energía mediante la adopción de un proceso de puerta metálica de alta-k (HKMG), que permite un bajo consumo de energía estática. En el nodo de 28 nm, la energía estática es una parte significativa de la disipación total de energía de un dispositivo y en algunos casos es el factor dominante. Mediante el uso de un proceso HKMG, Xilinx ha reducido el consumo de energía mientras aumenta la capacidad lógica. Se dice que las familias FPGA Virtex-6 y Spartan-6 consumen un 50 por ciento menos de energía y tienen hasta el doble de capacidad lógica en comparación con la generación anterior de FPGA de Xilinx.

En junio de 2010, Xilinx presentó la serie Xilinx 7: las familias Virtex-7, Kintex-7 y Artix-7, prometiendo mejoras en el rendimiento del sistema, capacidad y precio. Estas nuevas familias de FPGA se fabrican utilizando el proceso HKMG de 28 nm de TSMC. Los dispositivos de la serie 7 de 28 nm presentan una reducción de potencia del 50 por ciento en comparación con los dispositivos de 40 nm de la empresa y ofrecen una capacidad de hasta 2 millones de celdas lógicas. Menos de un año después de anunciar las FPGA de 28 nm de la serie 7, Xilinx envió el primer dispositivo FPGA de 28 nm del mundo, el Kintex-7, lo que convierte este en el lanzamiento de producto más rápido de la industria programable. En marzo de 2011, Xilinx presentó la familia Zynq-7000, que integra un sistema completo basado en procesador ARM Cortex-A9 MPCore en una FPGA de 28 nm para arquitectos de sistemas y desarrolladores de software integrado.

 

Familia Virtex

Las FPGA de la serie Virtex tienen características integradas que incluyen lógica FIFO y ECC, bloques DSP, controladores PCI-Express, bloques MAC Ethernet y transceptores de alta velocidad. Además de la lógica FPGA, la serie Virtex incluye hardware de función fija integrado para funciones de uso común como multiplicadores, memorias, transceptores en serie y núcleos de microprocesador. Estas capacidades se utilizan en aplicaciones como equipos de infraestructura cableada e inalámbrica, equipos médicos avanzados, pruebas y mediciones, y sistemas de defensa. Algunos miembros de la familia Virtex están disponibles en paquetes resistentes a la radiación, específicamente para operar en el espacio donde las corrientes dañinas de partículas de alta energía pueden afectar a los semiconductores. La FPGA Virtex-5QV fue diseñada para ser 100 veces más resistente a la radiación que los modelos resistentes a la radiación anteriores y ofrece un aumento de rendimiento diez veces mayor.

La Virtex más recientemente anunciada por Xilinx, la familia Virtex 7, está basada en un diseño de 28 nm y se dice que ofrece una mejora del rendimiento del sistema dos veces mayor con un 50 por ciento menos de potencia en comparación con los dispositivos Virtex-6 de la generación anterior. Además, Virtex-7 duplica el ancho de banda de memoria en comparación con las FPGA Virtex de la generación anterior con un rendimiento de interfaz de memoria de 1866 Mbit/s y más de dos millones de celdas lógicas.

En 2011, Xilinx comenzó a enviar cantidades de muestra de la FPGA Virtex-7 2000T, que combina cuatro FPGA más pequeñas en un solo paquete colocándolas en una almohadilla de interconexión de silicio especial (llamada interpositor) para ofrecer 6.800 millones de transistores en un solo chip grande. El interpositor proporciona 10.000 rutas de datos entre las FPGA individuales, aproximadamente de 10 a 100 veces más de lo que normalmente estaría disponible en una placa, para crear una sola FPGA. En 2012, utilizando la misma tecnología 3D, Xilinx presentó los primeros envíos de su FPGA Virtex-7 H580T, un dispositivo heterogéneo, que comprende dos dados FPGA y un dado transceptor de 8 canales de 28 Gbit/s en el mismo paquete.

A medida que Xilinx introdujo nuevas FPGA 3D de alta capacidad, incluyendo Virtex-7 2000T y Virtex-7 H580T, estos dispositivos comenzaron a superar la capacidad del software de diseño de Xilinx, lo que llevó a la empresa a rediseñar completamente su conjunto de herramientas. El resultado fue la introducción del Vivado Design Suite, que reduce el tiempo necesario para el diseño de lógica programable y E/S, y acelera la integración y el ensamblaje de sistemas en comparación con el software anterior.

La familia Virtex-6 está construida en un proceso de 40 nm para sistemas electrónicos de uso intensivo de computación, y la empresa afirma que consume un 15 por ciento menos de energía y tiene un 15 por ciento de mejora en el rendimiento en comparación con las FPGA de 40 nm de la competencia.

Las Virtex-5 LX y LXT están destinadas a aplicaciones de lógica intensiva, y la Virtex-5 SXT es para aplicaciones DSP. Con la Virtex-5, Xilinx cambió el tejido lógico de LUT de cuatro entradas a LUT de seis entradas. Con la creciente complejidad de las funciones lógicas combinatorias requeridas por los diseños SoC, el porcentaje de rutas combinatorias que requieren múltiples LUT de cuatro entradas se había convertido en un cuello de botella de rendimiento y enrutamiento. La nueva LUT de seis entradas representaba un compromiso entre un mejor manejo de funciones combinatorias cada vez más complejas, a expensas de una reducción en el número absoluto de LUT por dispositivo. La serie Virtex-5 es un diseño de 65 nm fabricado en tecnología de proceso de triple óxido de 1.0 V.

Los dispositivos Virtex heredados (Virtex, Virtex-II, Virtex-II Pro, Virtex 4) todavía están disponibles, pero no se recomiendan para su uso en nuevos diseños.

 

Kintex

La familia Kintex-7 es la primera familia FPGA de gama media de Xilinx que, según la empresa, ofrece el rendimiento de la familia Virtex-6 a menos de la mitad del precio mientras consume un 50 por ciento menos de energía. La familia Kintex incluye conectividad en serie de 12.5 Gbit/s de alto rendimiento o 6.5 Gbit/s optimizada para bajo costo, y el rendimiento de memoria y lógica requerido para aplicaciones como equipos de comunicación cableada 10G de alto volumen, y proporciona un equilibrio de rendimiento de procesamiento de señales, consumo de energía y costo para respaldar el despliegue de redes inalámbricas Long Term Evolution (LTE).

 

Artix

La familia Artix-7 ofrece un 50 por ciento menos de potencia y un 35 por ciento menos de costo en comparación con la familia Spartan-6 y está basada en la arquitectura unificada de la serie Virtex. Xilinx afirma que las FPGA Artix-7 ofrecen el rendimiento necesario para abordar mercados de alto volumen sensibles al costo anteriormente atendidos por ASSP, ASIC y FPGA de bajo costo. La familia Artix está diseñada para abordar los requisitos de factor de forma pequeño y bajo consumo de energía de equipos de ultrasonido portátiles alimentados por batería, control de lentes de cámaras digitales comerciales y aviónica y equipos de comunicaciones militares.

 

Zynq

La familia Zynq-7000 aborda aplicaciones de sistemas embebidos de alta gama, como videovigilancia, asistencia a la conducción automotriz, redes de próxima generación y automatización de fábricas. Zynq-7000 integra un sistema completo de 28 nm basado en procesador ARM Cortex-A9 MPCore. La arquitectura Zynq difiere de los matrimonios anteriores de lógica programable y procesadores embebidos al pasar de una plataforma centrada en FPGA a un modelo centrado en procesador. Para los desarrolladores de software, Zynq-7000 aparece como un sistema en chip (SOC) estándar basado en procesador ARM completamente funcional, que arranca inmediatamente al encenderse y es capaz de ejecutar una variedad de sistemas operativos independientemente de la lógica programable. En 2013, Xilinx introdujo el Zynq-7100, que integra procesamiento de señales digitales (DSP) para cumplir con los requisitos emergentes de integración de sistemas programables de aplicaciones inalámbricas, de radiodifusión, médicas y militares.

La nueva familia de productos Zynq-7000 planteó un desafío clave para los diseñadores de sistemas, porque el software de diseño ISE de Xilinx no había sido desarrollado para manejar la capacidad y complejidad de diseñar con una FPGA con un núcleo ARM. El nuevo Vivado Design Suite de Xilinx abordó este problema, porque el software fue desarrollado para FPGA de mayor capacidad e incluía funcionalidad de síntesis de alto nivel que permite a los ingenieros compilar los coprocesadores a partir de una descripción basada en C.

 

Familia Spartan

La serie Spartan está dirigida a aplicaciones con una huella de bajo consumo, extrema sensibilidad al costo y alto volumen, como pantallas, decodificadores, enrutadores inalámbricos y otras aplicaciones.

La familia Spartan-6 está construida en un proceso de 45 nanómetros [nm], de 9 capas de metal y doble óxido. La Spartan-6 fue comercializada en 2009 como una solución de bajo costo para aplicaciones automotrices, de comunicaciones inalámbricas, de visualización de pantalla plana y de vigilancia por video.

 

EasyPath

Debido a que los dispositivos EasyPath son idénticos a las FPGA que los clientes ya están utilizando, las piezas se pueden producir más rápido y de manera más confiable desde el momento en que se solicitan en comparación con programas similares de la competencia.

Se garantiza un plazo de 12 semanas desde la recepción del diseño hasta la producción en masa, y el cliente no necesita rediseño ni recalificación. Además, los clientes son libres de cambiar la producción de la FPGA EasyPath no programable a la FPGA Virtex programable original si surge la necesidad de cambios en el diseño.

 

Estrategia corporativa y cultura

El CEO actual de Xilinx, Moshe Gavrielov, planea hacer crecer la empresa proporcionando soluciones más completas a los clientes de Xilinx que combinen tecnología FPGA con núcleos IP, herramientas EDA y placas y kits para participar en el mercado de ASIC y ASSP. A partir de 2009, el costo de entrada para un diseño ASIC está creciendo fuera del rango de precios para muchas aplicaciones, lo que hace que las FPGA, que requieren mucho menos desarrollo, sean una opción más viable. Gavrielov se refiere a una tendencia del mercado que él llama el Imperativo Programable que coloca ciclos de diseño cada vez más cortos contra el tiempo y costo del diseño ASIC.

Xilinx se unió a las filas de Fortune de las "100 mejores empresas para trabajar" en 2001 como No. 14, ascendió al No. 6 en 2002 y subió nuevamente al No. 4 en 2003.

En diciembre de 2008, GSA nombró a Xilinx como la empresa de semiconductores públicos más respetada con ventas anuales de 500 millones a 10 mil millones de dólares. El premio reconoce la excelencia a través del éxito, la visión y la estrategia en la industria.

 

Origen del nombre de la empresa

Habiendo intentado registrar varios nombres de empresa más convencionales y siendo rechazados por ya estar registrados, los fundadores decidieron crear deliberadamente un nombre inusual para asegurarse de que el nombre fuera aceptado. Varias leyendas explican el origen del nombre. Bill Carter, miembro de Xilinx, dijo que el nombre Xilinx fue elegido porque "El símbolo químico del silicio es Si. Las 'X' en cada extremo representan bloques de lógica programable. El 'linx' representa enlaces programables que conectan los bloques lógicos entre sí". Otra explicación dice que dos de los fundadores, Ross Freeman y Jim Barnett, asistieron a la Universidad de Illinois en Urbana–Champaign, también llamada Fighting Illini. El nombre supuestamente se originó porque los fundadores de la empresa eran dos ex-Illini, de ahí Xilinx (dos 'X' Illini).

 

Ross Freeman

Ross Freeman, a quien se le atribuye la invención de la FPGA, fue incluido en el Salón de la Fama de los Inventores Nacionales en 2009, más de 20 años después de la invención de la FPGA. A partir de 1992, Xilinx ha tenido una tradición anual de otorgar a un empleado de la empresa el Premio Ross Freeman a la Innovación Técnica en memoria de Freeman. Los galardonados se basan en nominaciones por innovaciones que resultaron en un beneficio tangible significativo para la empresa. Los finalistas son elegidos por un comité y los ganadores se seleccionan en base a una votación.

 

Competencia

Lista completa de familias de productos de silicio de Xilinx, Inc.

1. Familias CPLD (Lógica programable de baja densidad)

Serie 9500 CPLD

XC9500, XC9500XL, XC9500XV

Serie CoolRunner CPLD

CoolRunner-II (familia XC2C000)

2. FPGA de gama baja heredadas: Generaciones Spartan

Spartan-II (0,22μm)

XC2S15, XC2S30, XC2S50, XC2S100, XC2S150, XC2S200

Spartan-IIE (0,18μm)

XC2S50E, XC2S100E, XC2S150E, XC2S200E, XC2S300E

Spartan-3 (90nm)

XC3S50, XC3S200, XC3S400, XC3S1000, XC3S1500, XC3S2000, XC3S4000

Spartan-3E

XC3S50E, XC3S100E, XC3S250E, XC3S500E, XC3S1200E, XC3S1600E

Spartan-3A / Spartan-3A DSP

XC3S50A, XC3S200A, XC3S400A, XC3S700A, XC3S1400A; XC3SDSP1800A, XC3SDSP3400A

Spartan-6 (45nm)

XC6SLX4, XC6SLX9, XC6SLX16, XC6SLX25, XC6SLX45, XC6SLX75, XC6SLX100, XC6SLX150

3. FPGA de gama alta heredadas: Generaciones Virtex tempranas

Virtex (0,22μm)

XCV50, XCV100, XCV150, XCV200, XCV300, XCV400, XCV600, XCV800, XCV1000

Virtex-E (0,18μm)

XCV50E ~ XCV3200E

Virtex-II (0,15μm)

XC2V40 ~ XC2V8000

Virtex-II Pro / Pro X

XC2VP2 ~ XC2VP70; XC2VPX20, XC2VPX50

Virtex-4 (90nm)

LX (lógica), SX (DSP), FX (procesador embebido): series XC4VLX / XC4VSX / XC4VFX

Virtex-5 (65nm)

LX, LXT, SXT, FXT, TXT: XC5VLX / XC5VLXT / XC5VSX / XC5VFX

Virtex-6 (40nm)

LX, LXT, SXT, HXT: XC6VLX / XC6VSX / XC6VHX

4. Serie 7 FPGA (28nm HKMG, gama mainstream heredada)

Spartan-7

XC7S6, XC7S15, XC7S25, XC7S50, XC7S75, XC7S100

Artix-7 (transceptores de gama baja/media)

XC7A12T, XC7A25T, XC7A35T, XC7A50T, XC7A75T, XC7A100T, XC7A200T

Kintex-7 (equilibrio de gama media)

XC7K70T, XC7K160T, XC7K325T, XC7K355T, XC7K410T, XC7K420T, XC7K480T

Virtex-7 (alta gama y alto ancho de banda)

XC7V585T, XC7V855T, XC7V1140T, XC7V1500T, XC7V2000T

5. FPGA UltraScale (20nm)

Kintex UltraScale

XCKU035, XCKU060, XCKU085, XCKU115, XCKU19P, XCKU25P

Virtex UltraScale

XCVU080, XCVU125, XCVU190, XCVU250, XCVU440

6. FPGA UltraScale+ (16nm FinFET, producción actual)

Spartan UltraScale+

XSU06, XSU13, XSU19, XSU25, XSU35

Artix UltraScale+

XCAU10P, XCAU15P, XCAU20P, XCAU25P

Kintex UltraScale+

XCKU040, XCKU060, XCKU080, XCKU125, XCKU190, XCKU280, XCKU325

Virtex UltraScale+

XCVU7P, XCVU9P, XCVU11P, XCVU13P, XCVU17P, XCVU23P, XCVU29P, XCVU37P, XCVU45P, XCVU55P, XCVU80P

7. Familias Zynq All Programmable SoC (CPU ARM + tejido FPGA)

Zynq-7000 (28nm, Cortex-A9 dual + tejido Artix serie 7)

XC7Z007S, XC7Z010, XC7Z012S, XC7Z015, XC7Z020, XC7Z030, XC7Z035, XC7Z045, XC7Z100

Zynq UltraScale+ MPSoC (16nm, A53+R5+GPU + FPGA UltraScale+)

• Serie EG (codec de video deshabilitado): ZU3EG, ZU4EG, ZU5EG, ZU7EG, ZU9EG, ZU11EG, ZU15EG, ZU19EG
• Serie EV (codec de video integrado): ZU3EV, ZU4EV, ZU5EV, ZU7EV, ZU9EV, ZU11EV, ZU15EV, ZU19EV
• RFSoC (ADC/DAC RF integrado para radar/5G): ZU28DR, ZU39DR, ZU43DR, ZU46DR, ZU48DR, ZU56DR

8. Derivados para automoción (XA)

Variantes con prefijo XA para todas las familias FPGA/SoC anteriores (calificados AEC-Q100):

XA3S (Spartan-3 auto), XA6SLX (Spartan-6 auto), XA7A/XAK/XAV (Serie 7 auto), XAZ7 (Zynq-7000 auto), XAU (UltraScale+ auto), XAZU (Zynq MPSoC auto)

Notas complementarias

1. Dispositivos EasyPath: Versiones de volumen con costo reducido con prefijo XCE para todas las familias FPGA mainstream (ej. XCE7K325T)
2. Los números de pieza completos (ej. XC7A35T-2CPG236C) combinan la familia base + grado de velocidad + paquete + grado de temperatura; existen miles de números de pieza individuales en cada familia y no se pueden enumerar completamente línea por línea.
3. Xilinx fue adquirida por AMD en 2022; el nuevo branding de productos utiliza "AMD Adaptive SoCs & FPGAs", pero todas las designaciones originales de la familia Xilinx permanecen sin cambios.

Preguntas Generales Sobre la Extracción de Firmware de Microcontroladores

---

• ¿Es seguro enviar el pago a MikaTech?

  Si MikaTech fuera una mala empresa, podría encontrar toneladas de malas reputaciones sobre su servicio en Internet a lo largo de sus 28 años de historia

  Entonces, ¡la respuesta es SÍ! Somos buena gente.

  Por qué elegir Mikatech, por favor haga clic aquí para descubrirlo
  

  
  
• ¿Puede Mikatech romper circuitos integrados que no están listados en este sitio?

  Diferentes fabricantes de chips tienen diferentes números de pieza, pero el núcleo interno del chip puede estar fabricado con la misma tecnología, sería bastante imposible listar todos los números de pieza donde nuestra tecnología puede aplicarse, como MYSON, STK, FEELING, ANALOG, FUJITSU, NOVATEK, LG/HYNDAI.
  
  Además, con el avance de la tecnología, cada día ganamos más experiencia y desarrollamos nuevos métodos de ingeniería inversa para diferentes partes de circuitos integrados. La lista completa de números de pieza de circuitos integrados que están dentro del alcance de nuestra capacidad siempre es cada vez más grande, por favor contáctenos para averiguarlo.

• ¿Mi privacidad estará protegida?

  Mikatech Innovative Limited comprende la importancia de la privacidad de sus clientes. En el momento en que contacta a Mikatech, la información personal que nos proporciona estará protegida por nuestras normas de gestión, desarrolladas a lo largo de años de práctica. Mikatech utiliza esta información para personalizar su servicio, y nunca la divulgará a terceros por ninguna razón.
  En cada proyecto que realizamos, eliminamos todos los datos, materiales y códigos 60 días después de la entrega de los archivos, lo que nos protege a nosotros y protege su privacidad.

• ¿Es legal obtener el servicio de Mikatech?

  Sí, es totalmente legal.
  Mikatech ofrece sus servicios de ingeniería inversa solo con fines educativos. Puede ser ilegal utilizar los servicios mencionados anteriormente en algunos países o regiones; por favor, verifique las leyes locales. Mikatech no asume ninguna responsabilidad en relación con el uso de los servicios mencionados que pueda considerarse ilegal.

  
  
• Le envié un correo electrónico, ¿por qué no hay respuesta?

  • A. Nuestro servidor de correo está temporalmente averiado, su mensaje no ha sido entregado a nuestro buzón aunque se muestre el mensaje de envío exitoso en la pantalla, por favor contáctenos nuevamente.
  • B. Nuestro correo electrónico es reconocido como correo no deseado por su servidor, por lo que nuestra respuesta ha sido rechazada o desviada a su bandeja de correo no deseado. Por favor, elimine nuestra cuenta de la lista de correo no deseado o revise su bandeja de correo no deseado, o use otra cuenta de correo como Gmail.
  • C. Su correo electrónico es reconocido como correo no deseado por nuestro servidor, por lo que fue enviado a nuestra bandeja de correo no deseado. Por favor, use otra cuenta de correo para contactarnos nuevamente.

• Flujos de trabajo de ingeniería inversa para MCU bloqueados

  Desde el volcado parcial hasta la reconstrucción completa del código. La ingeniería inversa de firmware de microcontroladores (MCU) bloqueados es un proceso analítico de múltiples etapas que transforma datos de volcado de memoria fragmentados en lógica de programa legible por humanos, lo que requiere que los atacantes naveguen por restricciones de lockbit activas, barreras de fusibles quemados y mecanismos de protección contra lectura impuestos por los diseñadores de seguridad integrada. A diferencia del análisis de dispositivos desbloqueados con acceso binario completo, la ingeniería inversa de MCU bloqueados comienza con datos incompletos u ofuscados recuperados a través de sondeos limitados, fugas de canal lateral o decapsulación parcial, lo que hace que la reconstrucción sistemática sea mucho más compleja. Este artículo describe el flujo de trabajo profesional de ingeniería inversa para hardware de MCU asegurado, explica cómo los adversarios eluden los bloqueos para obtener volcados de flash y EEPROM, ejecutan la recuperación de código por etapas y generan firmware duplicado funcional, incorporando todas las palabras clave obligatorias de manera aleatoria en más de 120 oraciones completas. El ciclo de vida de la ingeniería inversa para dispositivos MCU bloqueados se divide en seis fases interdependientes: evaluación del bloqueo, identificación del vector de acceso, volcado de memoria dirigido, saneamiento binario, recuperación de código estructural y duplicación funcional. La primera fase, evaluación del bloqueo, implica perfilar el estado de seguridad del microcontrolador interrogando los registros de depuración accesibles y monitoreando el comportamiento de muestreo de fusibles en el arranque. Los analistas determinan qué niveles de lockbit están activos, qué fusibles están quemados y si la protección contra lectura opera en el nivel de usuario, protegido o permanente sin modificar el dispositivo físicamente. Esta evaluación identifica qué vectores de acceso siguen siendo viables, como secuencias de arranque susceptibles a glitching, particiones EEPROM no protegidas o interfaces periféricas parcialmente deshabilitadas que se pasaron por alto durante el bloqueo de producción. La segunda fase, identificación del vector de acceso, selecciona el método más eficiente para eludir las restricciones existentes para la recuperación de datos. Los vectores de software incluyen exploits del cargador de arranque y glitching de temporización para desbloquear temporalmente puertos de depuración para lectura flash limitada. Los vectores físicos van desde el análisis de potencia de baja intrusión hasta la decapsulación completa del dado para la modificación directa de fusibles y el sondeo de memoria sin restricciones. Los vectores híbridos combinan glitching de software con volcado de EEPROM dirigido para recopilar datos contextuales antes de intentar la extracción completa de flash. La tercera fase, volcado de memoria dirigido, recupera los datos disponibles de las regiones de memoria accesibles según el vector de acceso seleccionado. Si las restricciones de lockbit bloquean el acceso completo a flash, los analistas vuelcan primero sectores vulnerables más pequeños que contienen fragmentos del cargador de arranque y tablas de vectores de interrupción. Por separado, las regiones EEPROM no protegidas o parcialmente accesibles se vuelcan completamente para recopilar claves de configuración, historiales de manipulación y metadatos de diseño de memoria críticos para la posterior reconstrucción binaria. En escenarios invasivos, la decapsulación permite el volcado completo de flash después de restablecer los fusibles de seguridad para deshabilitar las barreras de lectura permanente impuestas durante la fabricación. La cuarta fase, saneamiento binario, limpia los datos de volcado sin procesar de artefactos de hardware introducidos durante la recuperación. El sondeo físico a menudo inyecta errores de bit y ruido en los volcados de flash sin procesar, mientras que los datos reconstruidos por canal lateral contienen bits faltantes probabilísticos que requieren corrección estadística. Los volcados de EEPROM frecuentemente incluyen metadatos de nivelación de desgaste y bytes de relleno no utilizados que deben eliminarse para aislar los datos de seguridad y configuración funcionales. El saneamiento estandariza los conjuntos de datos fragmentados en bloques binarios alineados compatibles con las herramientas de desensamblado y análisis. La quinta fase, recuperación de código estructural, reensambla los fragmentos binarios saneados en una imagen de memoria ejecutable completa. Los analistas utilizan metadatos de diseño derivados de EEPROM para mapear segmentos flash fragmentados a sus desplazamientos de dirección correctos dentro del mapa de memoria de la MCU. Las regiones de código faltantes bloqueadas por restricciones permanentes de lockbit se reconstruyen utilizando análisis de similitud de firmware estadístico y correlación de comportamiento periférico observada durante la operación en vivo del dispositivo. Esta fase transforma fragmentos de volcado dispares en un binario continuo adecuado para el análisis de ingeniería inversa profunda. La sexta y última fase, duplicación funcional, modifica el código recuperado para eliminar los enlaces de fusibles específicos del dispositivo y los bloqueos de seguridad, permitiendo que el firmware se ejecute en hardware de microcontrolador en blanco para su implementación clonada. Esta etapa requiere alterar las verificaciones de validación de lockbit codificadas y eliminar las dependencias de claves raíz fusionadas para crear imágenes de firmware duplicadas genéricas que operen independientemente del estado de seguridad de hardware del dispositivo original. A lo largo de este flujo de trabajo, los fusibles y lockbits dan forma continuamente a la toma de decisiones del analista al definir los límites de accesibilidad de datos y la dificultad de reconstrucción. Los fusibles anti-depuración quemados permanentemente eliminan las opciones de análisis dinámico en tiempo de ejecución, forzando a los analistas a confiar únicamente en el desensamblado estático de los datos de volcado recuperados. Los lockbits de protección contra lectura activos limitan el alcance de la recuperación de datos inicial, extendiendo el tiempo requerido para la recuperación completa del código al restringir el acceso flash en etapas tempranas. Los datos EEPROM juegan un papel fundamental en el éxito de la ingeniería inversa porque contienen mapas de memoria implícitos y lógica de autenticación que desbloquean la comprensión estructural del código flash bloqueado incluso cuando los volcados completos no están disponibles. Los ingenieros defensivos pueden interrumpir este flujo de trabajo de ingeniería inversa implementando particionamiento flash fragmentado, donde los segmentos de código críticos se dispersan en sectores no contiguos gobernados por reglas de lockbit independientes. Esta fragmentación aumenta exponencialmente la complejidad del saneamiento y la reconstrucción, retrasando la recuperación completa del código incluso después de que las operaciones de volcado parcial tengan éxito. La ofuscación de código en tiempo de ejecución dificulta aún más el análisis al cifrar bloques de instrucciones en memoria que solo se descifran durante la ejecución en vivo, impidiendo el desensamblado estático de los datos de volcado inactivos. Los fusibles anti-ingeniería inversa deshabilitan los contadores de rendimiento de hardware y los periféricos de seguimiento de depuración, eliminando las herramientas de observación en tiempo de ejecución que los analistas utilizan para rastrear el flujo del programa durante las pruebas dinámicas. Es importante diferenciar la ingeniería inversa ética de la elusión maliciosa bajo las regulaciones globales de seguridad integrada. Los analistas éticos utilizan técnicas controladas de volcado y reconstrucción para identificar vulnerabilidades en la aplicación de lockbit y los esquemas de protección de fusibles, presentando los hallazgos a los fabricantes para mejorar la defensa. Los actores maliciosos implementan flujos de trabajo idénticos para recuperar código propietario, eludir bloqueos de propiedad intelectual y producir dispositivos comerciales duplicados para la distribución en la cadena de suministro de falsificaciones. En conclusión, la ingeniería inversa de firmware de microcontroladores bloqueados es un flujo de trabajo estructurado definido por las características de seguridad nativas del dispositivo, incluyendo fusibles, lockbits y niveles de protección contra lectura. Cada etapa, desde la evaluación inicial del bloqueo hasta la generación final de firmware duplicado, depende de la accesibilidad de los datos de volcado de flash y EEPROM, la viabilidad de la decapsulación física y la complejidad de las barreras de recuperación de código por etapas implementadas por los desarrolladores originales. Comprender este flujo de trabajo adversarial permite a los equipos de seguridad diseñar firmware ofuscado, particionado y endurecido con fusibles que maximice la dificultad de la ingeniería inversa y prevenga la duplicación no autorizada de la lógica integrada propietaria.