Ingeniería inversa de MCU

• Creador principal del Emulador Dolphin, un programa de código abierto que replica la funcionalidad de hardware de las consolas de juegos GameCube y Wii
• La mayor parte de mi trabajo reciente de desarrollo gira en torno a la construcción de módulos de emulación de alta fidelidad dedicados a las cadenas de procesamiento de señales de audio
• Para crear una recreación de software totalmente funcional de este chip, tuve que descifrar por completo su lógica de hardware subyacente y realizar una ingeniería inversa en profundidad del firmware binario nativo que se ejecuta en el silicio
• Fundamentos de los Procesadores Digitales de Señales (DSP)
• Estas son unidades centrales de procesamiento altamente especializadas equipadas con circuitos de aceleración de hardware dedicados para acelerar todo tipo de cargas de trabajo de procesamiento de señales digitales
• Los escenarios prácticos de despliegue en el mundo real incluyen mezcla de audio multipista, renderizado de efectos de sonido en tiempo real, demodulación de señales de comunicación inalámbrica, junto con numerosas otras operaciones de procesamiento de señales
• Fórmula matemática central para combinar dos formas de onda de audio: s = a + b
• Fórmula de cálculo de escala de volumen: s = v × i, donde el coeficiente de volumen v se encuentra dentro del rango 0 ≤ v ≤ 1
• Las operaciones de mezcla de audio solo funcionan correctamente cuando todas las corrientes de audio entrantes comparten una frecuencia de muestreo idéntica, lo que significa que los algoritmos de conversión de frecuencia de muestreo como la interpolación lineal, la interpolación cúbica y el remuestreo basado en filtros FIR se requieren con frecuencia
• Se implementa hardware configurable de retardo de señal de audio para ofrecer un posicionamiento espacial 3D preciso del audio para la salida de sonido envolvente estéreo y multicanal
• Arquitecturas estándar de filtros digitales integradas en el dado del chip: filtros de paso bajo (LPF), filtros de respuesta finita al impulso (FIR), además de otras variantes especializadas de filtros
• Para la mayoría de las cargas de trabajo de procesamiento de señales que no requieren rangos de valores extremadamente amplios, la aritmética de punto fijo ofrece un rendimiento enormemente superior en comparación con las unidades de aritmética de punto flotante
• Los valores crudos de muestras de audio sin comprimir se normalizan a un rango acotado de −1.0 a 1.0
• Los coeficientes normalizados de escala de volumen operan dentro del rango de valores de 0.0 a 1.0
• Cada muestra de audio discreta puede almacenarse como un entero de 16 bits con signo que cubre el rango numérico −32768 a 32767
• Los parámetros de ajuste de volumen a nivel de hardware se asignan a valores enteros que van de 0 a 32767
• Una optimización clave del rendimiento del hardware: los cálculos de la unidad aritmético-lógica (ALU) se ejecutan mucho más rápido que los cálculos de la unidad de punto flotante (FPU)
• Se requiere que los ingenieros implementen validación de límites de rango para prevenir fallos de desbordamiento numérico generados durante cálculos matemáticos intermedios
• El DSP mantiene enlaces de comunicación de datos bidireccionales con múltiples periféricos de hardware externos, incluida la CPU host principal, la memoria principal del sistema, decodificadores de audio de hardware dedicados y varios circuitos integrados auxiliares
• El hardware incorpora circuitos completos de manejo de interrupciones y puertos bidireccionales de entrada/salida para recibir señales de eventos asíncronos transmitidas por la CPU principal
• Los controladores de Acceso Directo a Memoria (DMA) transfieren grandes lotes de datos desde la RAM principal del sistema hacia la RAM interna de alta velocidad del chip para minimizar la latencia de acceso a memoria
• La consola GameCube emplea un chip de silicio DSP propietario totalmente personalizado fabricado por Macronix
• Este DSP opera a una frecuencia de reloj de núcleo de 81MHz, ofreciendo un rendimiento robusto de procesamiento de señales en tiempo real
• Se integra en el dado un circuito multiplicador de hardware dedicado de 32 bits, completo con detección nativa de desbordamiento y lógica de saturación de valores
• Distribución de memoria de acceso aleatorio en el chip: 4KB de RAM de Instrucciones (IRAM) y 4KB de RAM de Datos (DRAM)
• Partición de memoria de solo lectura en el chip: 4KB de ROM de Instrucciones (IROM) y 8KB de ROM de Datos (DROM)
• El controlador DMA soporta transferencias de memoria de alto ancho de banda entre el DSP, la RAM principal del sistema GameCube y la memoria ARAM suplementaria
• Los decodificadores de hardware integrados procesan datos de audio comprimidos PCM8, PCM16 y ADPCM almacenados dentro de la memoria ARAM
• Cuatro registros puntero de dirección independientes: $AR0, $AR1, $AR2, $AR3
• Cuatro registros de indexación de desplazamiento dedicados: $IX0, $IX1, $IX2, $IX3
• Cuatro registros de ajuste de límites de buffer circular: $WR0, $WR1, $WR2, $WR3
• Dos registros de trabajo de propósito general de 32 bits: $AX0, $AX1
• Dos registros acumuladores de alta precisión de 40 bits para operaciones matemáticas de precisión extendida: $ACC0, $ACC1
• Un registro exclusivo de 40 bits reservado para almacenar las salidas completas de las operaciones de multiplicación: $PROD
• El registro $AX0 de 32 bits puede dividirse en dos sub-segmentos distintos de 16 bits: $AX0.H y $AX0.L
• El registro $ACC0 de 40 bits consiste en un segmento alto de 8 bits $ACC0.MS (también referenciado como ACC0.H), un segmento medio de 16 bits $ACC0.M y un segmento bajo de 16 bits $ACC0.L
• Las operaciones de lectura dirigidas al segmento de byte alto $ACC0.H soportan dos modos de extensión de signo: extensión con ceros y extensión de signo para operaciones aritméticas de enteros con signo
• Este DSP utiliza un esquema único de direccionamiento de palabras de 16 bits, donde cada dirección de memoria individual se asigna a una palabra de datos completa de 16 bits
• El conjunto de instrucciones presenta dos anchos de palabra distintos: instrucciones de palabra única de 16 bits e instrucciones de doble palabra de 32 bits, la mayoría de las cuales incorporan un valor constante inmediato de 16 bits
• Un subconjunto de códigos de operación soporta lógica de ejecución auxiliar fusionada, permitiendo que dos tareas computacionales separadas terminen dentro de un solo ciclo de instrucción
• Los códigos de operación especializados no estándar de flujo de control aprovechan una pila de hardware interna para el seguimiento de contadores de bucle, incluyendo LOOP, BLOOP, IFC y variantes de bifurcación asociadas

Al realizar ingeniería inversa en un chip DSP especializado que presenta esta arquitectura propietaria, el principal obstáculo técnico es extraer un volcado binario completo del código ejecutable protegido almacenado en el chip. En la mayoría de las plataformas de hardware electrónico embebido, el DSP funciona como un microcontrolador (MCU) secundario independiente que ejecuta su propio firmware aislado, totalmente separado de la CPU host principal del sistema. Asegurar este firmware propietario constituye una prioridad crítica de diseño de hardware, ya que los actores malintencionados pueden intentar la lectura no autorizada del flash integrado o de la ROM de máscara para replicar ilegalmente la propiedad intelectual propietaria del fabricante. Muchos circuitos integrados DSP modernos incorporan circuitos de fusible de bit de bloqueo de hardware dedicados para bloquear todo acceso externo no autorizado a los espacios de dirección de memoria de programa; sin embargo, este bloqueo de seguridad puede ocasionalmente eludirse mediante la decapsulación física del chip seguida del micro-sondeo directo de las capas de silicio. Los fusibles de hardware programables que definen todas las configuraciones de seguridad del dispositivo están típicamente enterrados bajo múltiples capas apiladas de interconexión metálica dentro del dado, sin embargo con equipo de laboratorio especializado y experiencia en el dominio, los investigadores pueden desbloquear de manera segura el chip asegurado y ejecutar un volcado completo de memoria del código central del programa. Esto explica por qué los fabricantes principales de consolas de videojuegos asignan recursos sustanciales a la ofuscación binaria y a los fusibles de hardware irreversibles para bloquear todos los intentos no autorizados de ingeniería inversa. Para el silicio DSP personalizado de GameCube, el almacenamiento EEPROM integrado (o su equivalente funcional de ROM de máscara) guarda las secuencias vitales de inicialización de arranque, y la recuperación completa del código fuente original perdido requiere la extracción de esta imagen de memoria binaria. No obstante, el mecanismo de seguridad de bit de bloqueo implementado dentro del chip DSP personalizado de Macronix no está habilitado de fábrica en todas las revisiones de hardware, creando una ruta viable para la extracción de firmware por terceros a través de la interfaz periférica DMA expuesta. Incluso en escenarios donde la activación completa del bloqueo de seguridad de memoria está en vigor, los ataques avanzados de análisis de canal lateral a veces pueden recuperar segmentos del código central sin requerir la decapsulación física destructiva del encapsulado del chip. El dominio de estos fundamentos de seguridad de hardware es un requisito previo esencial para cualquier desarrollador involucrado en la investigación de emulación de consolas o en el trabajo de auditoría de seguridad de hardware embebido. Las técnicas de explotación de hardware desplegadas para desbloquear un dispositivo DSP bloqueado comparten numerosos paralelismos con las utilizadas para microcontroladores de propósito general, más prominentemente el glitching de tensión y la inyección precisa de fallos de temporización de reloj. Una vez que se adquiere un volcado de memoria binario limpio e incorrupto, el archivo puede cargarse en una utilidad de desensamblador dedicada para iniciar la ingeniería inversa sistemática de los algoritmos propietarios de procesamiento de señales. La arquitectura no convencional de este DSP — completa con pipelines de ejecución paralela y diseño matemático de punto fijo — hace que la lectura manual línea por línea del código binario crudo consuma muchísimo tiempo, lo que requiere la construcción de utilidades personalizadas de análisis automatizado. La recuperación completa del pipeline nativo original de procesamiento de señales de audio a partir de un volcado de memoria binario sin procesar representa un flujo de trabajo de investigación técnicamente gratificante pero altamente laborioso. Con una comprensión integral de estas salvaguardas y limitaciones de seguridad de hardware, podemos proceder a analizar los códigos de operación propietarios y los flujos de trabajo analíticos prácticos utilizados para diseccionar este hardware DSP personalizado.

      CLR $ACC0           // ACC0 = 0;                
      LOOP $ACC1.M         // while (ACC1.M--)         
      SRRI @$AR0, $ACC0.M  // *AR0++ = ACC0.M;  
  

• El chip soporta paralelismo de hardware explícito para ejecutar múltiples operaciones computacionales independientes de manera concurrente dentro de un solo ciclo de reloj
• Un emparejamiento frecuentemente usado de operaciones paralelas combina instrucciones de carga de memoria con cálculos de multiplicación de hardware de dos operandos
• El hardware de ejecución paralela se utiliza intensamente para acelerar las velocidades de iteración de bucles, habilitando operaciones simultáneas de carga/almacenamiento de memoria junto con cálculos aritméticos
• La funcionalidad paralela se extiende más allá de las tareas básicas de acceso a memoria, cubriendo transferencias de datos entre registros y cálculos de desplazamiento de direcciones al combinar registros de índice con registros de dirección base
• Esta arquitectura de pipeline paralelo reutiliza unidades de ejecución internas de la CPU subutilizadas que permanecen inactivas durante la ejecución de instrucciones de operación única

      opcode: bcf0
      disasm:
          MULAX'LD $AX0.H, $AX1.H, $ACC0 : $AX0.H, $AX1.H, @$AR0
      pseudocode:
          ACC0 += PROD;
          PROD = AX0.H * AX1.H;
          AX0.H = *AR0++;
          AX1.H = *AR3++;

      opcode: f2e7
      disasm:
          MADD'LDN $AX0.L, $AX0.H : $AX0.H, $AX1.L, @$AR3
      pseudocode:
          $PROD += AX0.L * AX0.H;
          AX0.H = *AR0++;
          AX1.H = *AR3;
          AR3 += IX3; 
  

• En el momento de esta iniciativa de investigación, solo existía una herramienta de desensamblador dedicada para este DSP propietario, sin software maduro de análisis binario estático disponible en el mercado
• Ingenieré de forma independiente un plugin personalizado de IDA Pro construido exclusivamente para manejar el conjunto de instrucciones del DSP de GameCube en noviembre de 2011
• Este plugin de IDA aborda de manera confiable casi todas las peculiaridades arquitectónicas no estándar del DSP, incluido su modelo no convencional de direccionamiento de palabras de 16 bits
• El plugin agiliza drásticamente los flujos de trabajo centrales de ingeniería inversa como la búsqueda de referencias cruzadas, el renombrado de símbolos personalizados y la segmentación estructurada de código binario
• Desarrollar plugins personalizados de extensión de IDA requiere un tedioso trabajo de adaptación de API de bajo nivel, sin embargo las mejoras de eficiencia observadas durante el análisis binario hacen que todo el trabajo de desarrollo valga la pena a largo plazo

• Todo el firmware nativo que se ejecuta en este DSP es código ensamblador puro escrito a mano, sin convenciones estandarizadas de llamada a funciones seguidas por los desarrolladores de hardware originales
• Las instrucciones de bifurcación condicionales e incondicionales introducen una sobrecarga medible de rendimiento del pipeline, por lo que los bloques críticos de bucles a menudo se desenrollan manualmente para aumentar el rendimiento de ejecución
• El conjunto de registros de ajuste de límites está construido a propósito para implementar lógica eficiente de buffers circulares de transmisión de audio
• La lógica de hardware dedicada en el dado multiplica automáticamente los valores por dos para simplificar las subrutinas matemáticas de mezcla de volumen

Esta metodología de ajuste de rendimiento maximiza el rendimiento general de procesamiento de bucles aprovechando plenamente los pipelines nativos de hardware de ejecución paralela explícita del DSP.

      LRRI                         $AX0.H, @$AR3
      LRRI                         $AX0.L, @$AR3
      MULX                        $AX0.L, $AX1.L
      MULXMV                   $AX0.H, $AX1.L, $ACC0
      BLOOPI                     0x30, 0x0655
          ASR16’L                  $ACC0 : $AC1.M, @$AR1
          ADDP’LN                 $ACC0 : $AC1.L, @$AR1
          LRRI                       $AX0.H, @$AR3
          ADD’L                     $ACC1, $ACC0 : $AX0.L, @$AR3
          MULX’S                   $AX0.L, $AX1.L : @$AR1, $AC1.M
          MULXMV’S               $AX0.H, $AX1.L, $ACC0 : @$AR1, $AC1.L
  

Dentro del campo del desarrollo de emulación de consolas de videojuegos, obtener un volcado binario completo y confiable del código central del DSP representa meramente la mitad de la tarea completa de investigación — los desarrolladores también deben validar cada característica de comportamiento del hardware contra muestras físicas de hardware de la consola original. Este proceso de validación frecuentemente requiere comparar las salidas numéricas generadas por la reimplementación de software contra los registros de rastreo de hardware capturados directamente del silicio físico, lo que exige operaciones de lectura de registros en tiempo real mientras el firmware del DSP está ejecutándose activamente. Para los especialistas en investigación de seguridad de hardware, los flujos de trabajo de análisis binario y extracción creados para este DSP son totalmente transferibles a otros microcontroladores embebidos que carecen de protecciones robustas de bloqueo de seguridad de memoria. Una amplia gama de dispositivos industriales embebidos de procesamiento de señales se envía con núcleos DSP comparables mientras deja los fusibles de seguridad de bit de bloqueo deshabilitados, exponiendo su firmware interno a operaciones sencillas de volcado binario accesibles a través de interfaces de depuración estándar. En estas configuraciones de hardware desprotegidas, una recuperación completa y sin complicaciones del código ejecutable del dispositivo puede completarse sin ningún procedimiento destructivo de decapsulación de chip. Sin embargo, cuando los fusibles de bloqueo de seguridad de memoria están completamente activados, los investigadores de seguridad comúnmente despliegan ataques de glitching de tensión de suministro para forzar el desbloqueo temporal del dispositivo durante la secuencia de inicialización de arranque del chip. Los fusibles de hardware programables responsables de establecer el nivel de seguridad general del dispositivo normalmente se almacenan dentro de una partición dedicada de la memoria EEPROM integrada; si este segmento de almacenamiento carece de protección contra escritura, las partes malintencionadas pueden alterar los valores de configuración de los fusibles para eliminar permanentemente todas las restricciones de acceso a memoria. Este defecto crítico de diseño explica por qué el hardware DSP moderno y seguro integra fusibles físicos de hardware programables una sola vez que se queman permanentemente durante la fabricación en fábrica, elevando sustancialmente la barrera técnica que bloquea la actividad no autorizada de ingeniería inversa. Como diseño de silicio propietario totalmente personalizado, el DSP de GameCube no implementa mecanismos rigurosos de bloqueo permanente de seguridad de memoria; esta ausencia de protección robusta beneficia a la comunidad de emulación de código abierto mientras entrega una importante advertencia de diseño de seguridad para los fabricantes comerciales de productos embebidos. La capacidad de replicar completamente el comportamiento de procesamiento de señales de hardware del DSP dentro de la emulación de software depende enteramente de la precisión del código binario extraído y de la comprensión integral de su arquitectura de pipeline de ejecución paralela de múltiples corrientes. Como se demostró anteriormente, construir un plugin personalizado de IDA Pro transformó por completo los flujos de trabajo de análisis, convirtiendo la lectura manual de memoria lenta y propensa a errores en un pipeline semiautomatizado y simplificado de extracción de firmware. La recuperación técnica completa de los algoritmos propietarios originales de procesamiento de audio almacenados en volcados de memoria binaria cruda requiere más que un desensamblado básico; también exige un análisis manual exhaustivo de las reglas de aritmética de punto fijo y de las estructuras de bucles desenrollados optimizados a mano. En general, este proyecto de investigación de ingeniería inversa de DSP demuestra que incluso las arquitecturas de procesadores embebidos exóticas y altamente no estándar pueden descifrarse y simularse completamente usando herramientas de análisis construidas a propósito y metodologías sistemáticas estructuradas de ingeniería inversa. Todas las percepciones técnicas recopiladas de este caso de investigación son directamente aplicables a otras consolas de juegos retro y plataformas de hardware IoT embebido donde la extracción confiable de firmware es un requisito previo obligatorio para la preservación de software o el trabajo de auditoría de seguridad de terceros. Como desarrolladores de software de emulación, debemos operar consistentemente dentro de los límites de cumplimiento legal mientras empujamos los límites técnicos del análisis binario de hardware y la emulación de software de alta fidelidad.